(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 1081229 A(43)申请公布日 2018.06.05
(21)申请号 201711377930.9(22)申请日 2017.12.19
(71)申请人 武汉新芯集成电路制造有限公司
地址 430205 湖北省武汉市东湖开发区高
新四路18号(72)发明人 黄胜男 罗清威 李赟
(74)专利代理机构 上海申新律师事务所 31272
代理人 俞涤炯(51)Int.Cl.
H01L 29/78(2006.01)H01L 21/336(2006.01)H01L 29/423(2006.01)H01L 21/28(2006.01)
权利要求书1页 说明书3页 附图6页
(54)发明名称
一种提升MOS器件栅控能力的方法(57)摘要
本发明提供一种提升MOS器件栅控能力的方法，属于半导造技术领域，包括：提供一衬底；沉积一二氧化硅层覆盖第一多晶硅层；刻蚀去除位于元胞区的二氧化硅层；沉积一第二多晶硅层覆盖位于外围区的二氧化硅层；刻蚀位于元胞区的第一多晶硅层和浮栅结构层，以在元胞区形成多个控制栅及位于控制栅下的浮栅，并去除位于外围区的第二多晶硅层和二氧化硅层；沉积一光刻胶层覆盖位于元胞区的衬底、控制栅极及浮栅；刻蚀减薄位于外围区的第一多晶硅层；刻蚀位于外围区的第一多晶硅层，以在外围区形成多个多晶硅栅。本发明的有益效果：在不改变控制栅高度的条件下，降低多晶硅栅的高度，提升MOS器件的栅控能力。
CN 1081229 ACN 1081229 A
权 利 要 求 书
1/1页
1.一种提升MOS器件栅控能力的方法，其特征在于，包括：步骤S1、提供一衬底，所述衬底包括外围区和元胞区，位于所述元胞区的所述衬底的上表面设有浮栅结构层，沉积一第一多晶硅层，所述第一多晶硅层覆盖位于所述外围区的所述衬底和位于所述元胞区的所述浮栅结构层；
步骤S2、沉积一二氧化硅层，所述二氧化硅层覆盖所述第一多晶硅层；步骤S3、刻蚀去除位于所述元胞区的所述二氧化硅层；步骤S4、沉积一第二多晶硅层，所述第二多晶硅层覆盖位于所述外围区的所述二氧化硅层；
步骤S5、刻蚀位于所述元胞区的所述第一多晶硅层和所述浮栅结构层，以在所述元胞区形成多个由所述第一多晶硅层构成的控制栅及位于所述控制栅下的由所述浮栅结构层构成的浮栅，并去除位于所述外围区的所述第二多晶硅层和所述二氧化硅层；
步骤S6、沉积一光刻胶层，所述光刻胶层覆盖位于所述元胞区的所述衬底、所述控制栅及所述浮栅；
步骤S7、刻蚀减薄位于所述外围区的所述第一多晶硅层；步骤S8、刻蚀位于所述外围区的所述第一多晶硅层，以在所述外围区形成多个由所述第一多晶硅层构成的多晶硅栅，所述多晶硅栅的高度小于所述控制栅的高度。
2.根据权利要求1的方法，其特征在于，所述浮栅结构层包括由下至上依次设置在位于所述元胞区的所述衬底上的第一绝缘层、浮栅多晶硅层及第二绝缘层。
3.根据权利要求1的方法，其特征在于，所述步骤S3中，以所述二氧化硅层为掩膜，在位于所述元胞区的所述二氧化硅层上形成第一刻蚀窗口，并根据所述第一刻蚀窗口刻蚀去除位于所述元胞区的所述二氧化硅层。
4.根据权利要求3的方法，其特征在于，所述步骤S3中，通过光刻在位于所述元胞区的所述二氧化硅层上形成所述第一刻蚀窗口。
5.根据权利要求1的方法，其特征在于，所述步骤S3中，采用干法刻蚀去除位于所述元胞区的所述二氧化硅层。
6.根据权利要求1的方法，其特征在于，所述步骤S5中，采用干法刻蚀形成所述控制栅。7.根据权利要求1的方法，其特征在于，所述步骤S6中，采用干法刻蚀形成所述多晶硅栅。
8.根据权利要求1的方法，其特征在于，所述步骤S7中，刻蚀减薄位于所述外围区的所述第一多晶硅层后去除所述光刻胶层。
2
CN 1081229 A
说 明 书
一种提升MOS器件栅控能力的方法
1/3页
技术领域
[0001]本发明涉及半导造技术领域，尤其涉及一种提升MOS器件栅控能力的方法。背景技术
[0002]边缘(Periphery)区多晶硅栅的高度直接影响MOS器件的栅控能力，现有的做法是直接减少衬底上多晶硅栅的沉积量来降低多晶硅栅的高度，提升MOS器件的栅控能力。[0003]现有方式的优势是工艺过程简单，劣势是也会相应的降低元胞(cell)区的控制栅高度也会相应降低，从而影响cell区器件的性能，而且cell区的离子注入容易穿过过低的控制栅，损伤氧化层-氮化层-氧化层(OXIDE NITRIDE OXIDE，ONO)和隧穿氧化层(tunnel OX)。
发明内容
[0004]针对现有技术中存在的问题，本发明涉及一种提升MOS器件栅控能力的方法。[0005]本发明采用如下技术方案：
[0006]一种提升MOS器件栅控能力的方法，包括：[0007]步骤S1、提供一衬底，所述衬底包括外围区和元胞区，位于所述元胞区的所述衬底的上表面设有浮栅结构层，沉积一第一多晶硅层，所述第一多晶硅层覆盖位于所述外围区的所述衬底和位于所述元胞区的所述浮栅结构层；[0008]步骤S2、沉积一二氧化硅层，所述二氧化硅层覆盖所述第一多晶硅层；[0009]步骤S3、刻蚀去除位于所述元胞区的所述二氧化硅层；[0010]步骤S4、沉积一第二多晶硅层，所述第二多晶硅层覆盖位于所述外围区的所述二氧化硅层；
[0011]步骤S5、刻蚀位于所述元胞区的所述第一多晶硅层和所述浮栅结构层，以在所述元胞区形成多个由所述第一多晶硅层构成的控制栅及位于所述控制栅下的由所述浮栅结构层构成的浮栅，并去除位于所述外围区的所述第二多晶硅层和所述二氧化硅层；[0012]步骤S6、沉积一光刻胶层，所述光刻胶层覆盖位于所述元胞区的所述衬底、所述控制栅及所述浮栅；[0013]步骤S7、刻蚀减薄位于所述外围区的所述第一多晶硅层；[0014]步骤S8、刻蚀位于所述外围区的所述第一多晶硅层，以在所述外围区形成多个由所述第一多晶硅层构成的多晶硅栅，所述多晶硅栅的高度小于所述控制栅的高度。[0015]优选的，所述浮栅结构层包括由下至上依次设置在位于所述元胞区的所述衬底上的第一绝缘层、浮栅多晶硅层及第二绝缘层。[0016]优选的，所述步骤S3中，以所述二氧化硅层为掩膜，在位于所述元胞区的所述二氧化硅层上形成第一刻蚀窗口，并根据所述第一刻蚀窗口刻蚀去除位于所述元胞区的所述二氧化硅层。
[0017]优选的，所述步骤S3中，采用干法刻蚀去除位于所述元胞区的所述二氧化硅层。
3
CN 1081229 A[0018]
说 明 书
2/3页
优选的，所述步骤S3中，采用干法刻蚀去除位于所述元胞区的所述二氧化硅层。
[0019]优选的，所述步骤S5中，采用干法刻蚀形成所述控制栅。[0020]优选的，所述步骤S6中，采用干法刻蚀形成所述多晶硅栅。[0021]优选的，所述步骤S7中，刻蚀减薄位于所述外围区的所述第一多晶硅层后去除所述光刻胶层。
[0022]本发明的有益效果：在不改变控制栅高度的条件下，降低多晶硅栅的高度，提升MOS器件的栅控能力。
附图说明
[0023]图1为本发明的一种优选实施例中，提升MOS器件栅控能力的方法的流程图；[0024]图2-10为本发明的一种优选实施例中，提升MOS器件栅控能力的方法的流程示意图。
具体实施方式
[0025]需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。[0026]下面结合附图对本发明的具体实施方式作进一步的说明：[0027]如图1-10所示，一种提升MOS器件栅控能力的方法，其特征在于，包括：[0028]步骤S1、提供一衬底1，上述衬底1包括外围区和元胞区，位于上述元胞区的上述衬底1的上表面设有浮栅结构层2，沉积一第一多晶硅层3，上述第一多晶硅层3覆盖位于上述外围区的上述衬底1和位于上述元胞区的上述浮栅结构层2；[0029]步骤S2、沉积一二氧化硅层4，上述二氧化硅层4覆盖上述第一多晶硅层3；[0030]步骤S3、刻蚀去除位于上述元胞区的上述二氧化硅层4；[0031]步骤S4、沉积一第二多晶硅层6，上述第二多晶硅层6覆盖位于上述外围区的上述二氧化硅层4；[0032]步骤S5、刻蚀位于上述元胞区的上述第一多晶硅层3和上述浮栅结构层2，以在上述元胞区形成多个由上述第一多晶硅层3构成的控制栅及位于上述控制栅下的由上述浮栅结构层2构成的浮栅，并去除位于上述外围区的上述第二多晶硅层6和上述二氧化硅层4；[0033]步骤S6、沉积一光刻胶层(图中未示出)，上述光刻胶层覆盖位于上述元胞区的上述衬底1、上述控制栅及上述浮栅；[0034]步骤S7、刻蚀减薄位于上述外围区的上述第一多晶硅层3；[0035]步骤S8、刻蚀位于上述外围区的上述第一多晶硅层3，以在上述外围区形成多个由上述第一多晶硅层3构成的多晶硅栅，上述多晶硅栅的高度小于上述控制栅的高度。[0036]在本实施例中，基于现有技术，通过减少多晶硅的沉积量来获得足够的栅控能力会极大的影响cell区的器件性能。本发明通过一道干法刻蚀来实现在cell区控制栅高度不变的条件下，降低periphery区多晶栅层高度。[0037]较佳的实施例中，上述栅结构层2包括由下至上依次设置在位于上述元胞区的上述衬底1上的第一绝缘层21、浮栅多晶硅层22及第二绝缘层23，第一绝缘层21、浮栅多晶硅层22及第二绝缘层23可根据实际制作工艺进行修改增删。[0038]较佳的实施例中，上述步骤S3中，以上述二氧化硅层4为掩膜(硬掩膜)，在位于上
4
CN 1081229 A
说 明 书
3/3页
述元胞区的上述二氧化硅层4上形成第一刻蚀窗口，并根据上述第一刻蚀窗口刻蚀去除位于上述元胞区的上述二氧化硅层4。[0039]在本实施例中，采用光刻加干法刻蚀去除cell区第一多晶硅层3上的二氧化硅，如附图4所示，采用第一光刻胶层(PR1)5实现刻蚀去除cell区第一多晶硅层3上的二氧化硅。[0040]较佳的实施例中，上述步骤S3中，上述步骤S3中，采用干法刻蚀去除位于上述元胞区的上述二氧化硅层4。[0041]较佳的实施例中，上述步骤S5中，采用干法刻蚀形成上述控制栅。[0042]在本实施例中，采用光刻加干法刻蚀形成控制栅，并同时去除periphery区的二氧化硅和二氧化硅上的第二多晶硅层6，如附图6所示，采用第二光刻胶层(PR2)7实现刻蚀形成控制栅。
[0043]较佳的实施例中，上述步骤S3中，上述步骤S6中，采用干法刻蚀形成上述多晶硅栅。
[0044]在本实施例中，采用光刻加干法刻蚀形成上述多晶硅栅。[0045]较佳的实施例中，上述步骤S7中，刻蚀减薄位于上述外围区的上述第一多晶硅层后去除上述光刻胶层。[0046]在本实施例中，如附图8-9所示，采用第三光刻胶层(PR3)8实现刻蚀减薄位于上述外围区的上述第一多晶硅层3以及实现在外围区形成多晶硅栅。[0047]通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0048]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
5
CN 1081229 A
说 明 书 附 图
1/6页
图1
6
CN 1081229 A
说 明 书 附 图
2/6页
图2
图3
7
CN 1081229 A
说 明 书 附 图
3/6页
图4
图5
8
CN 1081229 A
说 明 书 附 图
4/6页
图6
图7
9
CN 1081229 A
说 明 书 附 图
5/6页
图8
图9
10
CN 1081229 A
说 明 书 附 图
6/6页
图10
11