首页 热点资讯 义务教育 高等教育 出国留学 考研考公

verilog中参数问题

发布网友

我来回答

1个回答

热心网友

不可以
parameter是静态的,在模块instantiation的时候就确定了,之后是不能改变的
mole的output是动态的,不同的仿真时间,output的值是变化的
verilog是不允许用动态的变量控制静态的parameter的

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com