发布网友
共1个回答
热心网友
不可以
parameter是静态的,在模块instantiation的时候就确定了,之后是不能改变的
mole的output是动态的,不同的仿真时间,output的值是变化的
verilog是不允许用动态的变量控制静态的parameter的